高频PCB电路布线经验总结-555内部电路结构及应用电路

如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1/3），通常就称为高频电路。高频电路设计是一个非常复杂的设计过程，其布线对整个设计至关重要！
　　【第一招】多层板布线
　　高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求我们在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。
　　【第二招】高速电子器件管脚间的引线弯折越少越好
　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。
　　【第三招】高频电路器件管脚间的引线越短越好
　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。
　　【第四招】高频电路器件管脚间的引线层间交替越少越好
　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好。据侧，一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度和减少数据出错的可能性。
　　【第五招】注意信号线近距离平行走线引入的“串扰”
　　高频电路布线要注意信号线近距离平行走线所引入的“串扰”，串扰是指没有直接连接的信号线之间的耦合现象。由于高频信号沿着传输线是以电磁波的形式传输的，信号线会起到天线的作用，电磁场的能量会在传输线的周围发射，信号之间由于电磁场的相互耦合而产生的不期望的噪声信号称为串扰（Crosstalk）。PCB板层的参数、信号线的间距、驱动端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。所以为了减少高频信号的串扰，在布线的时候要求尽可能的做到以下几点：
　　在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线或地平面，可以起到隔离的作用而减少串扰。
　　当信号线周围的空间本身就存在时变的电磁场时，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅减少干扰。
　　在布线空间许可的前提下，加大相邻信号线间的间距，减小信号线的平行长度，时钟线尽量与关键信号线垂直而不要平行。
　　如果同一层内的平行走线几乎无法避免，在相邻两个层，走线的方向务必却为相互垂直。
　　在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线孔来减少分布电容，从而减少串扰。
　　对高频信号时钟尽量使用低电压差分时钟信号并包地方式，需要注意包地打孔的完整性。
　　闲置不用的输入端不要悬空，而是将其接地或接电源（电源在高频信号回路中也是地），因为悬空的线有可能等效于发射天线，接地就能抑制发射。实践证明，用这种办法消除串扰有时能立即见效。
　　【第六招】集成电路块的电源引脚增加高频退藕电容
　　每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容，可以有效地抑制电源引脚上的高频谐波形成干扰。
　　【第七招】高频数字信号的地线和模拟信号地线做隔离
　　模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的，两者直接常常存在一定的电压差，而且，高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量，当直接连接数字信号地线和模拟信号地线时，高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。所以通常情况下，对高频数字信号的地线和模拟信号的地线是要做隔离的，可以采用在合适位置单点互联的方式，或者采用高频扼流磁珠互联的方式。
　　【第八招】避免走线形成的环路
　　各类高频信号走线尽量不要形成环路，若无法避免则应使环路面积尽量小。
　　【第九招】必须保证良好的信号阻抗匹配
　　信号在传输的过程中，当阻抗不匹配的时候，信号就会在传输通道中发生信号的反射，反射会使合成信号形成过冲，导致信号在逻辑门限附近波动。
　　消除反射的根本办法是使传输信号的阻抗良好匹配，由于负载阻抗与传输线的特性阻抗相差越大反射也越大，所以应尽可能使信号传输线的特性阻抗与负载阻抗相等。同时还要注意PCB上的传输线不能出现突变或拐角，尽量保持传输线各点阻抗连续，否则在传输线各段之间也将会出现反射。这就要求在进行高速PCB布线时，必须要遵守以下布线规则：
　　USB布线规则。要求USB信号差分走线，线宽10mil，线距6mil，地线和信号线距6mil。
　　HDMI布线规则。要求HDMI信号差分走线，线宽10mil，线距6mil，每两组HDMI差分信号对的间距超过20mil。
　　LVDS布线规则。要求LVDS信号差分走线，线宽7mil，线距6mil，目的是控制HDMI的差分信号对阻抗为100+-15%欧姆
　　DDR布线规则。DDR1走线要求信号尽量不走过孔，信号线等宽，线与线等距，走线必须满足2W原则，以减少信号间的串扰，对DDR2及以上的高速器件，还要求高频数据走线等长，以保证信号的阻抗匹配。
　　【第十招】保持信号传输的完整性，防止由于地线分割引起的“地弹现象”。

555内部电路结构及应用电路

首先介绍下555的内部电路结构，如下，其中，三极管起控制作用，A1为反向比较器，A2为同向比较器，比较器的基准电压由电源电压+Vcc及内部电阻的分压比决定。RS触发器具有复位控制功能，可控制三极管的导通与截止。

定时器555电路设计之内部电路解析

555内部电路

　　>>>>触摸开关电路

定时器555电路设计之内部电路解析

　　555组成单稳态触发器可以用作触摸开关，电路如下，其中M为触摸金属片或者导线，无触发脉冲输入时，555的输出V0为“0”，发光二极管D不亮。当用手触摸金属片M时。相当于端口2输入一个负脉冲，555的内部比较器A2翻转，使输出V0变为高电平“1”，发光二极管亮，直至电容C上的电压充到Vc=2Vcc/3为止。二极管亮的时间Tp=1.1RC=1.1s。下图中电路可用于触摸报警，触摸报时，触摸控制等，电路输出信号的高低电平与数字逻辑电平兼容。图中，C1为高频滤波电容，以保持2Vcc/3的基准电压稳定，一般取0.01uF, C2用来滤波电源电流跳变引入的高频干扰，一般取0.01uF ~0.1uF.

　　>>>>分频电路

定时器555电路设计之内部电路解析

　　由555组成的单稳态触发器可以构成分屏系数很大的分频电路，如下图，设输入信号Vi 为一列脉冲串，第一个负脉冲触发2端后，输出V0变为高电平，电容C开始充电，如果RC>>Ti ,由于Vc 未达到2Vcc/3, V0将一直保持为高电平，T截止。这段时间内，输入负脉冲不起作用。当Vc 达到2Vcc/3时，输出V0很快变为低电平，下一个负脉冲来到，输出又跳为高电平，电容C开始充电，如此周而复始。

　　输出脉冲延迟时间tp=1.1RC 输出脉冲周期T0=NTi

　　分频系数N主要由延迟时间tp决定，由于RC时间常数可以取得很大，故可获得很大的分频系数。

　　>>>>两级定时器

定时器555电路设计之内部电路解析

　　如下是由一片556（双555）组成的两级定时器电路，第一级定时器被开关S触发时产生延迟脉冲A驱动继电器K1, A的延迟时间 t1 = ~1.1 R1xC 1

　　A 脉冲结束时产生的负跳变又触发第二级定时器，产生延时脉冲B,驱动继电器K2 ,B 的延迟时间 t2= ~ 1.1R2xC2

　　这样，每触发一次开关S，可自动完成继电器K1和K2的启动与复位，因此该电路可以实现时序操作及控制。

(责任编辑：admin)

搜索

热门标签:

高频PCB电路布线经验总结-555内部电路结构及应用电路